下面介绍一个实现正常功能的单端8bit异步saradc，侧重整个模块之间跑通，下面给出了全部模块的电路图，快速入门选手可用。
首先介绍参考的书籍和资料：
1.eetop.cn_SARADC的设计_李福乐_2019.pdf
2.数据转换器Franco Maloberti中文版.pdf
3.低功耗CMOS逐次逼近型模数转换器 [朱樟明，杨银堂著][科学出版社][2015.07][226页][13854524]
4.拉扎维CMOS模拟集成电路设计
5.DFF等数字模块参考数电和CMOS数字集成电路设计
<一>顶层原理图和整体仿真结果


原理图不同模块之间关系：

异步逻辑原理图：

异步逻辑原理图实现：

之前看别人分享不清楚很烦，所以贴上面逻辑部分局部放大图：

delay15x延时模块：delay5x每个是10个串联反相器，其他DFF和逻辑门参考数集画法。

vcom比较器模块：

电容和开关阵列：

switch3Tbit4原理图：

电容阵列：

如果要动态测试要用栅压自举开关，只是验证整体功能，适合入门理解前面几本书内容。